|
課程名稱 |
電腦輔助積體電路系統設計
Computer-aided Vlsi System Design |
|
開課學期 |
100-1 |
|
授課對象 |
電機資訊學院 電子工程學研究所 |
|
授課教師 |
江介宏 |
|
課號 |
EEE5022 |
|
課程識別碼 |
943 U0240 |
|
班次 |
|
|
學分 |
3 |
|
全/半年 |
半年 |
|
必/選修 |
選修 |
|
上課時間 |
星期五2,3,4(9:10~12:10) |
|
上課地點 |
電二229 |
|
備註 |
ICS組與EDA組碩士生在學期間二選一必修核心課程之一
總人數上限：100人 |
|
課程網頁 |
http://cc.ee.ntu.edu.tw/~jhjiang/instruction/courses/fall11-cvsd/cvsd.html |
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
VLSI System Design Overview
Verilog Hardware Description Language
Synthesis
Design for Testability (DFT) and Automatic Test Pattern Generation (ATPG)
Static Timing Analysis (STA)
Placement and Routing (P&R)
Design Rule Checking (DRC), Layout versus Schematic (LVS), Layout Parasitic Extraction (LPE)
Verification
FPGA Prototyping |
|
課程目標 |
This course aims at making students get acquainted to the entire VLSI system design flow and practice on Verilog design using various electronic design automation (EDA) tools. |
|
課程要求 |
Lab 10%
Homework 40%
Midterm 25%
Project 25% |
|
預期每週課後學習時數 |
|
|
Office Hours |
另約時間 |
|
指定閱讀 |
|
|
參考書目 |
TEXTBOOK:
CADENCE VERILOG MANUAL AND LECTURE NOTES
REFERENCE:
CIC training materials (http://www.cic.org.tw/)
S. Palintkar. Verilog HDL: A Guide to Digital Design and Synthesis. Prentice Hall, 1996.
M. D. Ciletti. Advanced Digital Design with the Verilog HDL. Prentice Hall, 2003.
M. Smith. Application-Specific Integrated Circuits. Addison Wesley, 1997. |
|
評量方式
(僅供參考) |
|